基于6U VPX的雙TMS320C6678+Xilinx FPGA K7 XC7K420T的圖像信號處理板

     綜合圖像處理硬件平臺包括圖像信號處理板2塊，視頻處理板1塊，主控板1塊，電源板1塊，VPX背板1塊。

一、板卡概述

     圖像信號處理板包括2片TI 多核DSP處理器-TMS320C6678，1片Xilinx FPGA XC7K420T-1FFG1156，1片Xilinx FPGA XC3S200AN。實現(xiàn)四路千兆以太網(wǎng)輸出，兩路422輸出。通過FPGA的GTX ,LVDS實現(xiàn)高速背板互聯(lián)。采用6u VPX架構。芯片滿足工業(yè)級要求，板卡滿足抗震要求。

     視頻信號處理板卡負載對視頻信號進行處理，返回或輸出。板卡采用雙 TI 8核DSP處理器 TMSC6678,Xilinx的 K7-XC7K420T處理器 ,Xilinx 的Spartans XC3S200AN處理器，TI的MSP430處理器。其中CFPGA負責管理板卡的上電時序，時鐘配置，系統(tǒng)及模塊復位等，MCU負責檢測板卡的溫度、電源。

二、技術指標

支持2個TMS320C6678芯片，每片DSP外掛DDR3，256M x 64bit容量； Nor Flash 16M x16bit容量；4路以太網(wǎng)接口，DSP之間通過HyperLink x4 互聯(lián)，支持4 x 3.125Gbps帶寬。 DSP與K7直接通過RapidIO x4模式互聯(lián)，支持4 x 3.125 Gbp速度， DSP 與K7 通過I2c，SPI，Uart,GPIO接口互聯(lián)。 DSP調試為普通JTAG口， FPGA-K7為BPI模式。 板卡要求工業(yè)級芯片。結構滿足抗震要求。 板卡采用雙電源供電，12v~6A，5v~1A。

接口互聯(lián)設計

兩片6678通過 Hyperlink x4 @3.125Gbps /per Lane 互聯(lián)。 每片6678的SGMII-0通過PHY芯片，連接至排針。 每片6678的SGMII-1通過PHY芯片，連接到VPX-P4。 每片6678的PCIe x2 連接至VPX-P3。 每片6678和K7通過 SRIO x4 @ 3.125G bps /per Lnae互聯(lián)。 每片6678和K7實現(xiàn)GPIO，SPI，I2C，UART互聯(lián)。 每片6678 和CFPGA 實現(xiàn)GPIO，SPI互聯(lián)。 K7和CFPGA實現(xiàn)GPIO互聯(lián)。 K7的 GTX x20 分別連接至 VPX的P1，P2，P3接口 K7的LVDS x10 連接至VPX-P5。 K7 輸出兩組422信號連接至VPX-P4。4